アカウント名:
パスワード:
リコンフィギュラブルプロセッサの原理は単純です。 プロセッサの処理ステージにプログラマブルロジックを置くだけですので。 現に、中~大規模FPGAでは、ロジックの構成部はSRAM相当のセルです。
# NECの発表したモノは、CPUコアそのものの構成は変更しないモノかな?
従来のFPGAでは、Verilog/VHDLなどの論理記述言語を用いなければならず、ソフトウェア側とハードウェア側で記述はともかく、設計方針すら切り替えないといけないものでした。 ソフト、ハード(この場合は論理回路)双方とも精通した技術者は、最近こそ増えてきましたが決して普遍的にいるのもではありません。
一方、合成(synthesis)技術の方は、より高い抽象化/効率的で確実な検証をめざして研究が続けられ、Handel-C, System C++をはじめとした、高級言語を用いた論理記述も最近はようやく現場で使われるようになりました。 高級言語を用いることにより、ソフトウェア屋にもある程度の論理記述ができるようになるだけでなく、検証もfunction単位でソフトウェアとして行えてしまうというメリットもあります。
# しかしどの処理系も値段が高すぎて日曜工作には適さない, sigh.
Stretchの供給するコンパイラは、ソフトウェアのコンパイラ/論理回路のシンセサイザが、とてもおもしろい(しかし技術的には難しい)ポイントで遭遇したような感じを受けます。コンパイラ技術の進歩の賜と言えましょう。
この方向性を民生用のプロセッサに持ってくるためには、より柔軟な再構成性を実現するために、プログラマブルロジックのSRAMセルを、プロセッサのメモリキャッシュのごとくバスの近くに持ってきてしまい、マルチスレッドでも論理を高速に入れ替えられるようにするといいのかなー、ってのは個人的な妄想。
# 師匠にタコ殴りにされそうな素人意見だけど日曜HDL遊びは好きなのでID
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
皆さんもソースを読むときに、行と行の間を読むような気持ちで見てほしい -- あるハッカー
ソフトウェアコンパイラとロジックシンセサイザの遭遇 (スコア:2, 興味深い)
リコンフィギュラブルプロセッサの原理は単純です。 プロセッサの処理ステージにプログラマブルロジックを置くだけですので。 現に、中~大規模FPGAでは、ロジックの構成部はSRAM相当のセルです。
# NECの発表したモノは、CPUコアそのものの構成は変更しないモノかな?
従来のFPGAでは、Verilog/VHDLなどの論理記述言語を用いなければならず、ソフトウェア側とハードウェア側で記述はともかく、設計方針すら切り替えないといけないものでした。 ソフト、ハード(この場合は論理回路)双方とも精通した技術者は、最近こそ増えてきましたが決して普遍的にいるのもではありません。
一方、合成(synthesis)技術の方は、より高い抽象化/効率的で確実な検証をめざして研究が続けられ、Handel-C, System C++をはじめとした、高級言語を用いた論理記述も最近はようやく現場で使われるようになりました。 高級言語を用いることにより、ソフトウェア屋にもある程度の論理記述ができるようになるだけでなく、検証もfunction単位でソフトウェアとして行えてしまうというメリットもあります。
# しかしどの処理系も値段が高すぎて日曜工作には適さない, sigh.
Stretchの供給するコンパイラは、ソフトウェアのコンパイラ/論理回路のシンセサイザが、とてもおもしろい(しかし技術的には難しい)ポイントで遭遇したような感じを受けます。コンパイラ技術の進歩の賜と言えましょう。
この方向性を民生用のプロセッサに持ってくるためには、より柔軟な再構成性を実現するために、プログラマブルロジックのSRAMセルを、プロセッサのメモリキャッシュのごとくバスの近くに持ってきてしまい、マルチスレッドでも論理を高速に入れ替えられるようにするといいのかなー、ってのは個人的な妄想。
# 師匠にタコ殴りにされそうな素人意見だけど日曜HDL遊びは好きなのでID